This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10-215241

(43) Date of publication of application: 11.08.1998

(51) Int. Cl.

HO4L 7/02 H03L 7/087

H04L 25/40

(21) Application number : **09-015198**

(71) Applicant: HITACHI LTD

NIPPON TELEGR & TELEPH CORP

<NTT>

(22) Date of filing:

29. 01. 1997

(72) Inventor: KAZAWA TORU


TAKAHASHI YASUSHI AKAZAWA YUKIO ISHIHARA NOBORU NAKAMURA MAKOTO

(54) CLOCK EXTRACT CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To realize a circuit that extracts a clock signal from a burst signal with a few components.

SOLUTION: This clock extract circuit is made up of a polyphase clock generating section 1, a selector a phase comparator circuit 3, a time/voltage conversion circuit 4, a peak holding circuit 5, an A/D converter circuit 6, a reset pulse supply circuit 7, and a holding circuit 8, the clock generating circuit 1 uses an external clock for a reference clock to produce a plurality of clock signals whose frequencies are identical to each other but whose phases differ from each other, the time/voltage conversion circuit 4 converts a pulse signal (burst signal) with a pulse width equal to a phase difference being an output of the phase comparator 3 that receives the reference clock signal and a reception signal into a voltage, the peak holding circuit 5 holds a peak level of the



voltage, the A/D converter 6 quantizes the peak level, the holding circuit 8 holds the quantized signal till the burst signal continues to control the selector 2, which selects a clock signal whose phase is closest to a phase of the burst signal and provides an output of the selected clock signal.

LEGAL STATUS

[Date of request for examination] 10. 04. 2001 [Date of sending the examiner's decision 25.02.2003 of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application] [Patent number] [Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19)日本国特計 (JP) (12) 公開特許公報 (A)

(11)特許出職公園番号

特開平10-215241

(43)公開日 平成10年(1998)8月11日

(51) Int.CL*		識別配号	ΡI			
H04L	7/02	•	H04L	7/02	. 2	
HOSL	7/087			25/40	c	
H04L	25/40		H03L	7/08	P	

審査請求 未請求 請求項の数8 OL (全 10 頁)


特獻平9-15198	(71)出版人 000005108
	株式会社日立製作所
平成9年(1997) 1月29日	東京都千代田区神田駿河合四丁目 6 香地
	(71)出版人 000004226
	日本電信電影棒式会社
	東京都新宿区西新宿兰丁目19番2号
	(72) 発明者 加沢 徹
	神奈川県横浜市戸塚区戸塚町216希地 株
	式会社日立製作所情報溫信事業部內
	(72) 発明者 高橋 靖
	神奈川県横浜市戸塚区戸塚町216番地 株
	式会社日立製作所情報還信事業部內
e come des	(74)代理人 弁理士 稻港 義彰 (外1名)
	最終頁に続く

(64) 【発明の名称】 クロック抽出回路

(57) 【要約】

【課題】 パースト信号からクロックを抽出する回路を 素子数の少ない回路で実現する。

【解決手段】 クロック抽出回路を、多相クロック生成 部1と、セレクタ2と、位相比較回路3と、時間/電圧 変換回路4と、ピーク保持回路5と、A/D変換回路6 と、リセットパルス供給回路1と、ホールド回路8とか ら構成し、クロック生成回路1は外部から供給されるク ロックを基準クロックとして周波数が等しく位相が異な る複数個のクロックを生成し、時間/電圧変換回路4が 位相比較器3からのパースト信号の位相と基準クロック の位相差に等しいパルス幅のパルス信号を電圧に変換 し、ピーク保持回路5で該電圧のピーク値を保持し、A /Dコンパータ6でピーク値を属子化し、ホールド回路 8でパースト信号が続く間量子化された信号を保持して セレクタ2を制御し、パースト信号の位相に最も近いク ロックを選択出力する。



(2)

特開平10-215241

1

【特許計求の範囲】

【緕求項1】 受信信号をリタイミングするためのタイ ミングクロックを抽出するクロック抽出回路において、 上記受信信号の伝送周波数に等しく互いに位相が異なる 複数のクロックを生成する手段と、

上記受信信号と上記複数のクロックの1つとの位相差を 検出して上記位相差に比例した電圧を発生させる位相比 較手段と、

上記位相比較手段の出力電圧に基づいて上記複数のクロ 特徴とするクロック抽出回路。

【請求項2】 受信信号をリタイミングするためのタイ ミングクロックを抽出する回路において、

上記受信信号の伝送周波数に等しく互いに位相が異なる 複数のクロックを生成する手段と、

上記受信信号と上記複数のクロックの1つとの位相差を 検出して上記位相差に比例した電圧を発生させる位相比 較手段と、

上記位相比較手段の出力電圧のピーク値を保持するピー ク検出手段と、

上記ピーク検出手段の出力電圧を呆子化するアナログデ ィジタルコンパーターと、

上記アナログディジタルコンパーターの出力によって上 記苞数のクロックから1つを選択出力するセレクターを 備えたことを特徴とするクロック抽出回路。

【請求項3】 上記受信信号の立ち上がりと上記複数の クロックの1つの立ち上がりとの位相差を検出して上記 位相差に比例した電圧を発生させる第1の位相比較手段 と、上記受信信号の立ち下がりと上記複数のクロックの 例した電圧を発生させる第2の位相比較手段と、上記第 1の位相比較手段の出力電圧のピーク値を保持する第1 のピーク検出手段と、上記第2の位相比較手段の出力電 圧のピーク値を保持する第2のピーク検出手段と、上記 第1および第2のピーク検出手段の出力電圧の差をとる 手段と、上紀差をとる手段の出力を量子化するアナログ ディジタルコンパーターと、波アナログディジタルコン パーターの出力によって上記複数のクロックから1つを 選択出力するセレクターを備えたことを特徴とする請求 項2記載のクロック抽出回路。

【請求項4】 上記位相比較手段は、上記受信信号と上 記複数のクロックの1つとの位相差を検出して上記位相 **楚に比例した時間幅のパルス信号を発生させる位相比較** 回路と、上記位相比較回路の出力パルス幅に比例した電 圧を発生させる時間/電圧変換回路を備えたことを特徴 とする調求項3記載のクロック抽出回路。

【葫求項 5 】 上記セレクターは、上記受信信号中の特 定のピット列が入力された区間内でのみ上記選択出力動 作を行うことを特徴とする請求項3記載のクロック抽出 回路。

【請求項6】 上記受信信号中の特定のピット列の直前 に上記ピーク検出手段をリセットする手段を備えたこと を特徴とする請求項3記載のクロック抽出回路。

【韻求項7】 受信信号をリタイミングするためのタイ ミングクロックを抽出するクロック抽出回路において、 上記受信信号の立上りと上記受信信号の伝送周波数に等 しい周波数のクロックとの位相差を検出してこの位相差 に比例した電圧を発生させる第1の位相比較学良と、

上記受信信号の立ち下がりと上記受信信号の伝送周波数 ックから1つを選択出力するセレクターを備えたことを 10 に暴しい周波数のクロックとの位相差を検出してこの位 相差に比例した電圧を発生させる第2の位相比較手段 ዾ.

> 上記第1の位相比較手段の出力電圧のビーク値を保持す る第1のピーク検出手段と、

> 上記第2の位相比較手段の出力電圧のピーク値を保持す る第2のピーク検出手段と、

上記第1のピーク検出手段および第2のピーク検出手段 の出力電圧の差をとる手段と、

上記複数のクロックの1つを入力とし上記差をとる手段 80 の出力を制御入力とする電圧制御可変遅延回路を備えた ことを特徴とするクロック抽出回路。

【請求項8】 受信信号をリタイミングするためのタイ ミングクロックを抽出するクロック抽出回路において、 上記受信信号の伝送周波数に等しい周波数のクロックを 入力とする電圧制御可変遅延回路と、

上記受信信号を第1の入力とし、電圧制御可変遅延回路 の出力を第2の入力とし両入力の位相差に比例した電圧 を出力する位相比較手段と、

酸位相比較手段の出力電圧を平滑して上記電圧制御可変 1 つの立ち上がりとの位相差を検出して上記位相差に比 30 遅延回路の遅延量を制御するローパスフィルタとを備 え、

> 該ローバスフィルタの出力を前記電圧制御可変遅延回路 の制御電圧とすることを特徴とするクロック抽出回路。 【発明の詳細な説明】

[0001]

【発明の異する技術分野】本発明は、パースト信号の位 相に同期させて信号の再生を行うパースト伝送に対応し たクロック抽出回路にかかわり、特に、ポイント対マル チポイント方式の光伝送方式において、ポイント側でマ 40 ルチポイント側からのパースト信号を受信する場合に適 用して好適なクロック抽出回路に関する。

[0002]

【従来の技術】パースト伝送に対応したクロック抽出回 路の従来技術として、例えば、「高速PDSシステムに おけるパースト伝送対応ピット同期」(岩村篤、尹雄浩 者:電子情報通償学会技術報告、SSE95-83, Ⅰ N95-54, CS95-103、79~84頁:電子 情報通信学会)に示される回路が知られている。

【0003】上記したビット同期回路について図5を用 50 いて説明する。このヒット同期回路は、多相クロック発 3

生部51と、選択出力部52と、多相サンプル部53と、変化点検出部54と、同期用クロック決定部55とから構成される。この回路は、多相クロックを用いて入力データの変化点を検出し、変化点に最も近いクロックから固定位相ずれた位相のクロックで、データをリタイミングする方法である。受信データは多相サンプル部53で多相化され、変化点検出部54で受信信号の変化点を検出する。同期信号用クロック決定部55では、受信信号の変化点からリタイミングに必要な位相位置を算出し、その結果に基づいて、選択出力部52で、多相サンプル部53で多相化された信号の中から受信信号に同期した信号を選択する。

【0004】この回路は、周波数が等しく位相が異なる n個のクロックから、受信信号の識別点に最も近いクロ ックを選択するものである。この回路を大きく分ける と、周波数が等しく位相が異なるn個のクロックを生成 する回路と、受信パースト信号の位相を検出して識別点 に最も近い位相のクロックを選択する回路の2つから構 成される。

【0005】 n個のクロックの生成の手段として、外部 20 より供給される伝送クロックからPLL回路を用いてn /2倍の周波数のクロックを生成し、このn/2倍の周 波数のクロックを分周して周波数が等しく位相が異なる n/2個のクロックを生成し、さらにそれぞれのクロッ クを反転することで総数n個のクロックを生成する回路 が用いられる。また、受信パースト信号の位相を検出し て最も近い位相のクロックを選択する手段として、上記 のn個のクロックで受信信号をそれぞれサンプリング し、n個のサンプリング信号から受信信号の立ち上がり および立ち下がり変化点を検出し、立ち上がりおよび立 30 ち下がり変化点の中点に最も近い位相のクロックをn個 のクロックから選択する回路が用いられる。上記回路の PLL回路を除く部分は、伝送フレームを処理するゲー トアレー内に実現され、クロック抽出機能を持たない光 モジュールの出力信号を、ゲートアレー内で処理してク ロックが抽出される。

[0006]

【発明が解決しようとする課題】上記、従来の技術においては、クロック抽出回路は光モジュールの外で実現されている。しかし、連続信号伝送用の光モジュールにおいては、モジュール内にクロック抽出回路を内蔵し、受信信号を抽出したクロックでサンプリングした後、サンプリング信号および抽出クロックを出力する構成が多い。光モジュール内で受信信号をサンプリングすることにより、光モジュールの出力信号はパルス幅デューティーの歪みなしで出力される。したがって、光モジュールと伝送フレーム処理用のゲートアレーが基板上で離れて配置された時に発生する基板上でのパルス幅デューティーの劣化に対して、大きなマージンを確保することができる。

【0007】しかし、上記従来の技術による回路を光モジュール内に備える場合、n個のサンプリング回路とその検験に技統される論理判定回路、n分周回路等で数100から数100のトランジスタ数の回路を光モジュール内に備える必要がある。この回路規模はIC1個分に相当し、この回路を光モジュール内に備えることは光モジュールの大型化や消費電力の増大を招く。

【0008】本発明の課題は、素子数の少ない回路でパースト信号からのクロック抽出を行うクロック抽出回路 を提供することである。

[0009]

【課題を解決するための手段】上記課題を解決する手段 として、従来技術ではπ個備えられているサンプリング 回路を1個に減らすことが有効である。そのために、外 部から与えられる伝送クロックを基準クロックとし、こ の基準クロックと受信パースト信号の位相差を位相比較 器を用いてアナログ量として検出する。検出した位相差。 を電圧に変換し、この電圧を n = 1 個のしきい値を持つ アナログディジタルコンパーターでの値の信号に量子化 する。この n値の信号とn個のクロックには1体1の対 応関係を持たせておき、n個のクロックから1つを選択 するセレクタの制御をアナログディジタルコンパーター の出力信号で行う。基準クロックと受信パースト信号の 位相差を検出する回路は、例えばフリップフロップを用 いた位相比較器が適用できる。また、位相差を電圧に変 換する回路は、例えば、容量を定電流で充電する回路を 位相比较器の出力信号で駆動することで実現できる。

【0010】また、n個のクロックを生成して、選択する回路の代わりに、上記の基準クロックを遅延させて抽出クロックを生成する方法により、さらに回路規模を縮小で含る。電圧制御遅延回路の実現手段としては、例えば"電子情報通信学会技術報告ICD94-68"に示されている電圧制御発振回路の帰還ループを切断することで電圧制御遅延回路として動作する。電圧制御遅延回路の制御電圧には、先に配した基準クロックと受信バースト信号の位相差を電圧に変換した信号を用いる。

【0011】上起陳題を解決するために、本発明は、受信信号をリタイミングするためのタイミングクロックを抽出するクロック抽出回路において、上記受信信号の伝送周波数に等しく互いに位相が異なる複数のクロックを生成する手段と、上記受信信号と上記複数のクロックの1つとの位相差を検出して上記位相差に比例した電圧を発生させる位相比較手段と、上記位相比較手段の出力電圧に基づいて上記複数のクロックから1つを選択出力するセレクターと解えた。

【0012】さらに、本発明は、受信信号をリタイミングするためのタイミングクロックを抽出する回路において、上記受信信号の伝送周波数に等しく互いに位相が異なる複数のクロックを生成する手段と、上記受信信号と 50 上記複数のクロックの1つとの位相差を検出して上記位

特朗平10-215241 .

6

相差に比例した電圧を発生させる位相比較手段と、上記 位相比較手段の出力電圧のピーク値を保持するピーク検 出手段と、上記ピーク検出手段の出力電圧を乗子化する アナログディジタルコンパーターと、上記アナログディ ジタルコンパーターの出力によって上記複数のクロック から1つを選択出力するセレクターとを備えた。

5

【0013】また、本発明は、クロック抽出回路におい て、上記上記受信信号の立ち上がりと上記複数のクロッニーカを前記電圧制御可変遅延回路の制御電圧とした。 クの1つの立ち上がりとの位相差を検出して上記位相差 に比例した電圧を発生させる第1の位相比較手段と、上 10 記受信信号の立ち下がりと上記複数のクロックの1つの 立ち上がりとの位相差を検出して上記位相差に比例した 電圧を発生させる第2の位相比較手段と、上記第1の位 相比較手段の出力電圧のピーク値を保持する第1のピー ク検出手段と、上記第2の位相比較手段の出力電圧のビ 一ク値を保持する第2のピーク検出手段と、上記第1お よび第2のピーク検出手段の出力電圧の差をとる手段 と、上記差をとる手段の出力を量子化するアナログディ ジタルコンバーターと、後アナログディジタルコンバー ターの出力によって上記複数のクロックから1つを選択 20 出力するセレクターを備えた。

【0014】そして、本発明は、上記クロック抽出回路 において、上記位相比較手段を、上記受信信号と上記複 数のクロックの1つとの位相差を検出して上記位相差に 比例した時間幅のパルス信号を発生させる位相比較回路 と、上記位相比較回路の出力パルス幅に比例した電圧を 発生させる時間/電圧変換回路から構成した。さらに、 本発明は、上記クロック抽出回路において、上記セレク ターを、上記受信信号中の特定のピット列が入力された 区間内でのみ上記選択出力動作を行うようにした。加え て、本発明は、上記クロック抽出回路において、上記受 信信号中の特定のビット列の直前に上記ビーク検出手段 をリセットする手段を備えた。

【0015】本発明は、受信信号をリタイミングするた めのタイミングクロックを抽出するクロック抽出回路に おいて、上記受信信号の立上りと上記受信信号の伝送周 波数に等しい周波数のクロックとの位相差を検出してこ の位相差に比例した電圧を発生させる第1の位相比較手 段と、上記受信信号の立ち下がりと上記受信信号の伝送 周波数に等しい周波数のクロックとの位相差を検出して この位相差に比例した電圧を発生させる第2の位相比較 手段と、上記第1の位相比較手段の出力電圧のピーク値 を保持する第1のピーク検出手段と、上記第2の位相比 **較手良の出力低圧のピーク値を保持する第2のピーク検** 出手段と、上記第1のピーク検出手段および第2のピー ク検出手段の出力電圧の差をとる手段と、上記複数のク ロックの1つを入力とし上記蓋をとる手段の出力を制御 入力とする低圧制御可変遅延回路を備えた。

【0016】さらに、本発明は、受信信号をリタイミン グするためのタイミングクロックを抽出するクロック抽 50 電圧制御定電旋源41が容量42を充電し、パルス辐に

出回路において、上記受信信号の伝送周波数に等しい周 波数のクロックを入力とする電圧制御可変遅延回路と、 上記受信信号を第1の入力とし、電圧制御可変遅延回路 の出力を第2の入力とし両入力の位相差に比例した電圧 を出力する位相比較手段と、鋏位相比較手段の出力電圧 を平滑して上記電圧制御可変遅延回路の遅延量を制御す るローパスフィルタとを備え、該ローパスフィルタの出 [0017]

【発明の実施の形態】図1を用いて、本発明にかかるク ロック抽出回路の第1の実施例の構成を説明する。この **実施例は、受信パースト信号の立ち上がり位相に基づい** て最適クロックを選択するようにしたクロック抽出回路 の例である。本実施例のクロック抽出回路は、4相クロ ック生成部1と、セレクタ2と、位相比較器3と、時間 /電圧変換回路4と、ビーク保持回路5と、アナログ/ ディジタル(A/D)コンバータ G と、リセットバルス 供給回路7と、ホールド回路8とから構成される。

【0018】4相クロック生成部1は、位相比較器11 と、ローバスフィルタ12と、電圧制御発振回路(電圧 制御免扱器)13と、差動出力アンプ14および差動出 カアンプ15とを有し図示のように構成される。時間/ 電圧変換回路4は、電圧制御定電流源41と、容量42 と、差動アンプ44と、トランジスタ43とを有し図示 のように構成される。

【0019】4相クロック生成部1は、外部から供給さ れるクロックを基準クロックとして、位相が0度、90 度、180度、270度ずれたクロックを生成する。位 相比較器11と、ローパスフィルタ12と、電圧制御発 扱回路13とが、PLL回路を形成しており、位相比較 器11をアナログ乗算回路で実現すると、2つの入力ク ロックの位相差が90度の位相差でPLL回路が安定す る。したがって、このPLL回路では、基準クロックか ら90度位相がずれたクロックが生成される。4相ロッ ク生成回路1に入力された基準クロックは、差動出力ア ンプ14に入力され、位相が0度および180度のクロ ックが出力される。また、基準クロックから90度位相 がずれたPLL回路の出力クロックは、差動出力アンプ 15に入力され、位相が90度および270度のクロッ クが出力される。このようにして、4相クロック生成回 路1において、基準クロックの周波数に等しく位相がそ れぞれ90度ずつずれた4相のクロックが生成される。 【0020】一方、位相比較器3は、基準クロックと受 信信号の立ち上がりを比較して、その位相差に比例した パルス幅のパルスを出力する。

【0021】時間/電圧変換回路4は、位相比較器3の 出力パルス幅に比例した電圧を出力する回路である。電 圧制費定電流版41は、制御電圧によって出力電流が制 御される。位相比較器3の出力が高レベルである時は、

(5)

特開平10-215241

比例した常圧が充電される。位相比較器3の出力が低レ ベルになると、電圧制御定電流返41の電流は0にな る。何時に轰動アンプ44の負入力端子が低レベルにな り、トランジスタ43がオンになり、容易14の電荷の 放電を始める。そして差動アンプ44の正入力端子と負 入力端子が同じ電圧になったところでトランジスタ43 がオフになり放電が停止する。したがって、時間/電圧 変換回路4の出力から、振幅が位相差に比例した電圧の のこぎり波が得られる。

7

【0022】ピーク保持回路5は、前記時間/電圧変換 10 回路4の出力信号(アナログ)のピーク値を保持する。 このピーク保持回路5は、ピーク検出手段として働く。 【0023】アナログディジタルコンパータ6は、ピー ク保持回路5の出力電圧としきい値を比較して、ピーク 保持回路5のアナログ出力電圧を4位に量子化したディ ジタル信号として出力する。

【0024】ホールド回路8は、パースト信号が続く問 アナログディジタルコンパータ6の4値に量子化された 信号を保持し、セレクタ2に出力する。

子化された出力信号に対応する位相のクロックを選択し て出力する。さらに、セレクタ2は、受信信号中の特定 のピット列が入力されたく間でのみ選択動作を行う。

【0026】リセットパルス供給回路7は、次のパース ト信号の入力前にピーク保持回路5およびホールド回路 8をリセットする。すなわち、リセットパルス供給回路 7は、受信信号中の特定のピット列の直前にピーク保持 回路(ピーク検出手段)5をリセットする。

【0027】ここで、位相比較回路3と、時間/電圧変 換回路4とで、受信信号と基準クロックとの位相差を検 30 出して、位相差に比例した電圧を発生させる位相比較手 段を構成する。

【0028】このようにして、パースト信号毎に、最適 僚に最も近い位相のクロックが選択される。 本実施例で は、伝送クロックで同期するPLL回路を用いて90度 位相がずれたクロックを生成し、多相クロックを得てい るが、従来から知られているように伝送クロックの2倍 の周波数で同期するPLL回路の正相出力と逆相出力を それぞれ 2 分周して多相クロックを作る方法も適用でき る。また、90度移相回路を用いて多相クロックを得る 40 方法も適用可能である。さらに、本実施例では、受信信 号と基準クロックとの位相差を得ているが、基準クロッ クに代えて多相クロック生成回路の複数のクロックの1 つを位相差を検出用の基準となるクロックとして用いて もよい。

【0029】次に、図2を用いて本発明にかかるクロッ ク抽出回路の第2の実施例を説明する。本実施例は、受 信パースト信号の立ち上がりと立ち下がりの位相から最 適クロックを選択する回路の構成例である。本実施例の クロック抽出回路は、基準信号と受信パースト信号の立 50 ち上がりとの位相差を検出する第1の系と基準信号と受 信パースト信号の立ち下がりとの位相差を検出する第2 の系とを有する点に特徴を有する。本実施例のクロック 抽出回路は、4相グロック生成部1と、セレクタ2と、 位相比較器3-1,3-2と、時間/電圧変換回路4-1, 4-2と、ピーク保持回路5-1, 5-3と、差動 アンプ9と、アナログディジタル(A/D)コンパータ 6と、リセットパルス供給回路7と、ホールド回路8と から構成される。

【0030】4相クロック生成部1は、第1の実施例で 説明した回路と同じである。位相比较器3-1は、基準 クロックと受信信号の立ち上がりを比較して、その位相 **益に比例したパルス幅のパルスを出力する。また、位相** 比較器3-2は、基準クロックの立ち上がりと受信信号 の立ち下がりを比較して、その位相差に比例したパルス 幅のパルスを出力する。時間/電圧変換回路4は、第1 の実施例で説明した回路と同じである。時間/電圧変換 回路4-1は、擬幅が位相比較器3-1から出力される 位相差に比例した電圧ののこぎり波を出力する。ピーク 【0025】セレクタ2は、ホールド回路8の4位に量 20 保持回路5-1は、時間/電圧変換回路4-1から出力 されるのこぎり並のピーク値を保持する。時間/低圧変 換回路4-2は、擬幅が位相比較器3-2から出力され る位相差に比例した電圧ののこぎり波を出力する。ピー ク保持回路5-2は、時間/電圧変換回路4-2から出 力されるのこぎり故のピーク値を保持する。

> 【0031】 差動アンプ9は、ピーク保持回路5-1、 5-2の出力の差を出力する。すなわち、受信信号の立 ち上がり位相と立ち下がり位相の中点を最適識別点とし て検出し、基準クロックとの差を出力する回路として動 作する。アナログディジタルコンパータ6、リセットパ ルス供給回路?、ホールド回路8、セレクタ2の動作 は、第1の実施例と同じである。

【0032】バースト伝送では、受信回路でのしきい値 を正確に設定することができず、最適識別点を中心に対 称なパルス幅変みが発生することがあるが、本実施例で は、受信信号の立ち上がり位相と立ち下がり位相の中点 を最適識別点として認識するので、パルス幅歪みの大き さにかかわらず最適識別点に最も近いクロックを選択で

【0033】次に、図3を用いて本発明にかかるクロッ ク抽出回路の第3の実施例を説明する。本実施例は、受 信パースト信号の立ち上がりと立ち下がりの位相の中点 に、基準クロックの位相をずらして一致させるクロック 抽出函路の構成例である。本実施例は、位相比較器3~ 1, 3-2と、時間/電圧変換回路4-1, 4-2と、 ピーク保持回路5-1、5-2と、差動アンプ9と、ホ ールド回路81と、低圧制御可変遷延回路21とから機 成される。

【0034】電圧制御可型遅延回路21として、例えば 「電子情報通信学会技術報告ICD94-68」に示さ

特開平10-215241

10

9 れている電圧制御免損回路の帰還ループを切断すること で、電圧制御運延回路として動作する。

【0035】位相比较器3-1、3-1、時間/電圧変 · 換回路4-1, 4-2、ピーク保持回路5-1, 5-2、差動アンプ9により受信信号の立ち上がり位相と立 ち下がり位相の中点と、基準クロックとの差に比例する 電圧が出力される動作は第2の実施例と同じである。本 実施例は、差動アンプ9の出力をホールド回路81にお いてアナログ値で保持し、この電圧で電圧制御可変遅延 回路26の遅延量を制御し、受信信号の立ち上がり位相 10 例を示すプロック図。 と立ち下がり位相の中点と、基準クロックを一致させ

【0036】この実施例においては、外部クロックから n個のクロックを生成する回路(多相クロック生成回路 4) が不要となるので、回路規模を縮小させることがで せると共に、クロック位相を連続的に変えることができ るので、n個のクロックを選択する場合には避けられな い(360/n)皮のクロックを選択することによる誤 差をなくすことができる。

【0037】次に、図4を用いて本発明にかかるクロッ 20 5 ピーク保持回路 ク抽出回路の第4の実施例を説明する。本実施例は、帰 遠制御を用いて、受信パースト信号と遅延した基準クロ ックの位相を一致させるクロック抽出回路の構成例であ る。本実施例のクロック抽出回路は、位相比較器3と、 時間/電圧変換回路4と、ローパスフィルタ120と、 電圧制御可変遅延回路21とから構成される。

【0038】電圧制御可変遅延回路21は、第3の実施 例で説明した回路と同じである。位相比較器3は、受信 信号と、電圧制御可変遅延回路21から出力される遅延 した基準クロックの位相差を出力する。時間/電圧変換 30 41 電圧制御定電流源 回路4の動作は第1の実施例と同じであり、位相比較器 3 の位相出力に比例した低圧を出力する。ローパスフィ ルタ120は、時間/電圧変換回路4の出力電圧を平滑 する。すなわち、ローパスフィルタ120の出力信号 は、時間/電圧変換回路4の出力である位相差に比例し た電圧であり、電圧制御可変遅延回路21の遅延量を制 御する。本実施例は、個々の回路プロックの選差を帰還 制御することによって抑圧できる利点がある。

[0039]

【発明の効果】本発明により、素子数の少ない回路でパ 40 120 ローパスフィルタ ースト信号から最適なクロックを抽出できるので、受信

信号増幅用のICにクロック抽出機能を内蔵させ、小 型、低消費電力のクロック抽出機能付きパースト受信光 モジュールを提供することができる。

【図面の簡単な説明】

【図1】本発明にかかるクロック抽出回路の第1の実施 例を示すプロック図。

【図2】本発明にかかるクロック抽出回路の第2の実施 例を示すプロック図。

【図3】本発明にかかるクロック抽出回路の第3の実施

【図4】本発明にかかるクロック抽出回路の第4の実施 例を示すプロック図。

【図 5】 従来のクロック抽出回路の例を示すプロック 図.


【符号の説明】

- 1 4相クロック生成部(多相クロック生成部)
- 2 セレクタ
- 3 位相比较器
- 4 時間/電圧変換回路
- - 6 アナログディジタルコンパータ
 - 7 リセットパルス供給回路
 - 8 ホールド回路
 - 9 差動アンプ
 - 2.1 電圧制御可変遅延回路
 - 11 位相比较器
 - 12 ローパスフィルタ
 - 13 電圧制御発振回路
 - 14.15 差動出力アンプ
 - - 42 容量
 - 4.4 差動アンプ
 - 43 トランジスタ
 - 51 多相クロック発生部
 - 52 選択出力部
 - 53 多相サンプル部
 - 5 4 変化点検出部
 - 55 同期用クロック決定部
 - 81 ホールド回路 (アナログ)

(7)


特闘平10-215241






(8)

特開平10-215241




(9)




(10)

特別平10-215241





[图5]



フロントページの続き

(72) 発明者 赤沢 幸雄

東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内

(72) 発明者 石原 昇

東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内

(72) 発明者 中村 諸

東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内